引言：PCIe 的高速演进 #
PCI Express（PCIe）总线长期以来是 CPU、GPU、内存和外设之间的核心互连方案，广泛应用于服务器、PC 和笔记本。每一代 PCIe 都实现了带宽翻倍，确保处理器和加速器性能提升时，互连能力也同步跟进。
到 2028 年，我们将迎来 PCIe 7.0 的应用成熟，并见到 PCIe 8.0 的初步研发成果——它们旨在满足超大规模数据中心、高性能计算（HPC）、人工智能（AI）以及下一代网络对极高带宽的需求。
PCIe 标准概览 #
PCIe 由 PCI-SIG 维护，确保标准向后兼容并具备可扩展性。PCIe 的核心结构为 串行、点对点、差分信号总线，主要特点包括：
- 通道（Lane）：每条通道包含一对发送和接收，配置范围为 ×1 到 ×16。
- 数据包与报头：数据以“报头 + 负载”的两部分包结构传输。
- 嵌入式时钟：每条通道自带时序信息。
- 链路长度：标准 FR-4 PCB 上最长约 30 厘米，无需中继器。
PCIe 演进的核心指标是 GT/s（每秒十亿次传输），通过优化编码方式减少开销，提高有效带宽。
PCIe 代际演进 #
PCIe 3.0 到 5.0：编码升级 #
- PCIe 3.0：采用 8b/10b 编码，速率约 8 GT/s（单通道有效带宽约 1 GB/s）。
- PCIe 4.0/5.0：改用 128b/130b 编码，开销仅 1.6%。
- PCIe 5.0 单通道可达约 32 GT/s（约 3.94 GB/s 有效带宽）。
PCIe 6.0：PAM4 调制时代 #
- 引入 PAM4（四电平脉冲幅度调制）。
- 单通道速率可达 64 GT/s（约 7.88 GB/s）。
- 使用 Flits（流控单元） 替代可变长度 TLP，实现高速可靠传输。
PCIe 7.0：2028 年再次翻倍 #
PCIe 7.0 带宽突破更高极限：
- 128 GT/s 每通道 → 约 15.8 GB/s 有效带宽/通道。
- 支持 铜线与光互连。
- 主要应用场景：
- 超大规模数据中心（支持 800 GbE）。
- AI/ML 高速训练工作负载。
- 高性能计算、军工/航天、汽车系统。
PCI-SIG 预计首批产品会在标准发布后 12–18 个月问世，但由于成本与复杂性，消费级 PC 可能不采用。
PCIe 8.0 及未来展望：单通道 Tbps 时代 #
PCIe 8.0 正在研发中，预计将 翻倍 PCIe 7.0 的性能：
- 256 GT/s 每通道（约 31.5 GB/s 有效带宽）。
- 仍可能使用 PAM4 + Flits，同时演进方向包括：
- PAM8（三比特/信号） 提升吞吐量。
- 高级 纠错机制，增强抗噪能力。
- 光互连可能成为 主流选择，突破铜线物理频率限制。
未来的 PCIe 超越 8.0 可能实现：
- 单通道 1 Tbps（约 125 GB/s）。
- PAM16（四比特/信号） 配合先进光学互连技术。
PCIe 路线图 #
自 PCIe 4.0 起，标准升级保持 每三年一次 节奏，性能几乎呈指数增长。
PCIe 7.0/8.0 的重要性 #
- AI 加速：满足 GPU 对超大数据集的训练需求。
- 数据中心：支持 800 GbE 及更高速网络。
- 高性能计算：实时仿真、科学研究、国防任务必备。
- 边缘/汽车系统：推动传感器融合与自动驾驶发展。
结语 #
PCIe 总线不断提供更快、更高效的互连能力，满足现代计算对数据爆发式增长的需求。随着 PCIe 7.0 在 2028 年左右落地，以及 PCIe 8.0 已在研发中，行业正迈入 单通道 Tbps 互连时代。
企业、云服务提供商与 HPC 运营商应提前规划，建设能够充分利用 超高速 PCIe 互连 的下一代基础设施。